回路デザイン研究室 >> event



2015年度

2016.03.15-18
九州大学にて開催された電子情報通信学会2016年総合大会 学生ポスターセッションにて,4件の発表を行いました.
  • 犬塚ほか:ノーマリオフ機能を搭載した低消費電力ペースメーカ設計
  • 佐保ほか:ハードウェアの再利用性を考慮した画像認識コアの設計
  • 石本ほか:ネットワークルータにおけるパケットメモリアクセス制御の高速化
  • 中野ほか:複数のFPGAに対する分散型非同期式アービタの実装と評価
2016.02.29-03.02
沖縄県青年会館にて開催された電子情報通信学会VLSI設計技術研究会にて,1件の発表を行いました.
  • 森光ほか:Verilog-HDLによる大規模ハードウェア設計の検証支援ツールの開発
2016.02.19
岡山県立大学にて,第2回自動検証技術コンソーシアム立ち上げ準備会を開催しました.
2016.02.19
岡山県立大学にて,高品質ソフトウェア開発技術勉強会を開催しました.
2016.02.04-05
湘南村国際センターにて開催されたウィンターワークショップ2016・イン・逗子にて,1件の発表を行いました.
  • 井川ほか:補間に基づく時間ペトリネットの非有界モデル検査
2015.12.17
岡山県立大学にて,第1回自動検証技術コンソーシアム立ち上げ準備会を開催しました.
2015.11.18-20
パシフィコ横浜にて開催されたEmbedded Technology 2015(ET2015)にて展示を行いました.
2015.11.14-15
三朝温泉 斉木別館にて開催されたソフトウェア信頼性研究会第11回ワークショップ (FORCE2015)にて,1件の発表を行いました.
  • 笠原ほか:UML設計のモデル検査における検証コスト削減の試み
2015.10.17
山口大学にて開催された,平成27年度 (第66回) 電気・情報関連学会中国支部連合大会にて,7件の発表を行いました.
  • 井川ほか:補間に基づく時間ペトリネットの非有界モデル検査
  • 笠原ほか:検証コスト削減を目的とした状態マシン図の抽象化
  • 犬塚ほか:低消費電力ペースメーカ評価回路の設計
  • 佐保ほか:画像認識のハードウェア処理による高速化の一考察
  • 森光ほか:大規模ハードウェアIPへのモデル検査の適用事例
  • 石本ほか:ネットワークルータにおけるパケットメモリアクセス制御の高速化
  • 中野ほか:分散型アービタに基づいたリングセグメントバスシステムの性能評価
2015.09.07-09
慶應義塾大学にて開催された,ソフトウェアエンジニアリングシンポジウム2015の併設ワークショップにて,2件の発表を行いました.
  • 井川ほか:時間ペトリネットを対象とした非有界モデル検査の適用
  • 横川ほか:大規模ハードウェアIP検証における検証コスト削減の試み
2015.06.17-18
小樽商科大学にて開催された,電子情報通信学会VLSI設計技術研究会にて,1件の発表を行いました.
  • 森光ほか:大規模ハードウェアIPへの記号モデル検査の適用事例
2015.06.10-11
グランフロント大阪にて開催されたEmbedded Technology West 2015(ETWest2015)にて展示を行いました.




TOP